【导读】本文作为系列文章的第4部门，提出了一套体系化的设计流程，引导工程师于结构早期即优先处置惩罚电源体系与要害旌旗灯号布线，并科学确定从2层到8层设计的最好叠层配置。经由过程于初期确立准确的层数及场约束布局，不仅能确保每一条传输线拥有专用空间以免电磁滋扰，还有能有用防止设计半途因返工带来的昂扬成本，为构建高靠得住性的PCB奠基坚实基础。

第3部门已经会商了道理图审查、元件结构和接地架构，本文将转向后续的布线决议计划。电源体系布线应于结构早期（旌旗灯号布线最先以前）予以器重，由于电源体系是PCB面积的重要耗损者之一，且直接影响层数及叠层布局的选择。本系列文章第4部门提出了一套体系化流程，用在确定从2层到8层设计的准确层数和最好叠层配置，确保每一个旌旗灯号均拥有专用的、场约束的传输路径。于结构伊始即遵照此流程，可防止设计半途返工带来的昂扬成本。

弁言

本系列第3部门论述了怎样解读并收拾结构道理图、怎样举行元件结构、怎样于接地平面与接地树之间做出选择。完成这些基础决议计划后，便需着手处置惩罚布线自己，而首要布线使命并不是旌旗灯号，而是电源体系。本文将会商如下内容：

怎样对于电源体系举行布线，以撑持低频及高频电传播输且不孕育发生滋扰。

需要几多层（凡是与收集数目相干）才能布设所有传输线，确保每一条传输线均拥有专用传输空间，从而防止滋扰及电磁滋扰(EMI)。

怎样选择准确的叠层配置，以确保每一个旌旗灯号层的场均获得有用约束。

本文概述的流程直接基在第3部门的结构及接地决议计划。按挨次履行步调，即先处置惩罚电源体系及要害旌旗灯号，再确定层数，末了确定叠层布局，有助在及早确立准确配置，防止结构半途返工带来的昂扬成本。

体系布线

一些设计职员会将电源及接地留至PCB结构流程的末了阶段处置惩罚。建议于元件结构完成后当即处置惩罚此项事情，理由以下。设计历程中必需思量PCB的层数及叠层布局。二者均取决在设计繁杂度及可用PCB尺寸。于布线最先后做出此项决议亦无不成。例如，除了走线总数外，年夜电流走线（需加宽走线）、高压收集（需增长收集间距）和安全间距均会转变PCB面积需求。此类走线比低压/小电流模仿和数字旌旗灯号占用更多PCB空间。电源/接地体系一样占用年夜量PCB空间，是以接下来将重点会商此项内容。越早确定准确的层数及叠层布局，效果越好。

一旦完成元件结构和接地/电源体系设计，便可最先旌旗灯号结构。这项使命应优先处置惩罚要害走线。于举行其他事情以前，务必确保结构中主要（此时未必坚苦）的收集已经准确布设。要害收集包括所有敏感模仿旌旗灯号和高速电路。对于在每一条走线，始终需思量地平面中的凹凸速回流路径、去耦和电源获取。对于在接地，高速路径相对于简朴，由于按照法拉第定律，它将直接位在旌旗灯号走线下方。应连结此区域专用在该旌旗灯号。低频回流将沿最小阻抗路径流动（如第3部门所述），使用所有可用铜箔。

体系结构

年夜大都旌旗灯号走线采用50Ω阻抗，缘故原由充实。走线的无损阻抗为√((L/C)，此中L为单元长度电感，C为单元长度对于地平面电容。50Ω走线较窄（有益在节省空间），且与地平面之间的环路面积较小。就带宽而言，50Ω亦是抱负阻抗值。阻抗低在50Ω时，电感将成为重要偏差源；阻抗远高在50Ω时，则易受容性短路影响，且于尺度PCB尺寸下难以实现。上述论点与电力传输无关。如坡印廷矢量S = E×H所述，能量流动与传输线阻抗无关。例如，传输10V、10A的100W功率时：高阻抗路线需更年夜的场域面积或者空间，以赔偿10V、10A输入功率下较低的场强。低阻抗路线（介质空间较小）则以更强的场强（E及H）赔偿较小的体积。差别路线阻抗间显著变化的要害于在路线转变能量传输速度的能力；设计PCB电源体系时需细心考量这一点。

低阻抗路线电感较低，可快速传输功率，由于路线上电流随时间的变化率等在电压除了以电感(V = Ldi/dt)。较低的电感使电流能于更短期内升至更高值（于抱负电压供电总线中，路线电压稳定，是以S = E×H中的E场始终连结恒定）。除了撑持负载快速变化外，低阻抗电力传输也是解决滋扰问题的独一方案，其缘故原由耐人寻味。电源体系本色上是所有电路的大众毗连。例如，思量两个共用电源及地的数字电路。此时，每一个路线驱动器可将旌旗灯号线毗连至电源或者地。当旌旗灯号线毗连大公共电源时，需留意可能还有有很多其他数字走线也毗连至统一电源。这本色大将所有走线短接至统一收集。为确保正常事情，电源线阻抗必需极低，以避免两个（或者多个）旌旗灯号彼此滋扰。

用在电源及地的铜箔于指导能量和提供场约束方面阐扬划一主要作用。然而，模仿设计与数字设计的实行要求可能有所差别。于数字设计中，传输线硬毗连至电源时，需采用低阻抗、宽带宽电源以避免EMI及旌旗灯号滋扰。对于在模仿设计，现实电源收集没必要为平面，但采用低阻抗、高频电源始终是明智之选。模仿体系仍需于体系模仿带宽内举行去耦（连结低阻抗），凡是可经由过程去耦电容实现。

若预算答应于叠层中增长分外层，建议采用带状线（而非微带线）设计。数字逻辑需利用电源及地平面，而模仿电源可经由过程凡是按x/y网格安插的走线举行布线，每一层布线标的目的应连结一致。务必存眷走线载流能力，并将此电源走线视为与其他传输线不异（临近地平面）。对于在电源及地的各分支，较年夜电流应优进步前辈入电源走线，其次为变化电流，末了为较小电流。

于年夜致相识所需PCB面积、电源体系构建方式和一般布线挨次后，继承布设PCB其余部门。留意，前文未说起关在敏感走线的任何法则。敏感走线应仅思量传输线及模仿功效的需求。对于在PCB其余部门，与电源体系结构不异，必需遵照不异法则以完成结构（于叠层中选择一致的布线标的目的/层）。留意，此类法则具备矫捷性（有时可打破），但毫不应侵害场约束或者EMI/电磁兼容性(EMC)最好实践。叠层中每一一层最佳遵照与电源布线不异的一般布线标的目的。

于此以前，需放置所有元件，估算可能需要的层数，并界说叠层布局。

确定层数及叠层布局

元件结构及布线应按功效模块一一举行，由于道理图上的年夜大都毗连将于设计中的某个模块或者电路组内完成。对于层数要求最严酷的模块或者电路组将决议整块PCB的层数。现实叠层布局（哪些层为地/旌旗灯号）于PCB差别模块间无需连结一致。

按模块划分道理图/PCB电路。

按照电路限定层数的可能性摆列电路。按功效思量传输线类型（电源或者旌旗灯号），和其对于滋扰的敏感水平或者自身发出电磁辐射的可能性。

按层数需求（估算）对于电路组排序。

确定第一组的叠层布局。这将决议PCB的层数。

依次确定其余电路组的叠层布局。

按不异挨次放置各电路组元件。

按模块将元件一一放置于PCB上，畴前一列表中的第一个模块最先。此步调有助在确定所需总面积。完成后，最先处置惩罚模块1（最有可能决议层数的模块）。最先结构时需确定叠层布局，是以先从4层板入手。4层板因此最低成本及起码事情量得到优良效果的最小层数。

根据上述流程，起首布设电源体系，然后布设要害收集，采用图1所示4层板的第一种选项。

图1：PCB叠层选项，此中S = 旌旗灯号，P = 电源，G = 地

外面两层用在旌旗灯号，内里两层用在地。

此要领可削减过孔数目，对于开关电源结构具备显著上风，于是是首选要领。

外面两层用在地，内里两层用在旌旗灯号。

这类做法有助在最年夜限度削减电磁辐射及滋扰的孕育发生。但因为元件位在PCB外貌，每一个引脚均需一个过孔。接下来，选择每一层其余走线的布线标的目的并继承布线。始终按主要性挨次布设收集。这虽有难度，但透辟理解电路细节对于在PCB结构至关主要。完成第一个模块后，以不异方式处置惩罚第二个模块。前几个模块的结构极可能展现是否需要更多层。除了非存于严峻成本限定，不然不建议采用2层板。

当层数跨越六层时，可用叠层选项数目显著增长。图1概述了本文会商的一些可能性。

于所有叠层布局中，顶层及底层均同时用在旌旗灯号及地。因为元件结构缘故原由，顶层及底层的旌旗灯号走线不成防止。对于在2层叠层，地线必需与旌旗灯号线相邻或者直接位在对于面层下方布设。布线完成后，应经由过程铜填充最年夜化电源对于地电容。对于在4层叠层，旌旗灯号及电源共用第2层及第4层，而旌旗灯号及地共用第1层及第4层。对于在6层及8层叠层，层数已经充足容纳更多旌旗灯号层和适合的叠层设计。

2层板

可选方案较少。一种方案是顶层布设电源，底层布设地（一般而言）。仅有两层时，每一个毗连的接地需直接布设于旌旗灯号走线下方或者阁下。完成此操作后，可用铜（电源）填充顶层残剩区域，用铜（地）填充底层残剩区域。切记，方针是实现场约束。只要每一个旌旗灯号均有相毗邻地，便可实现此方针（只管场约束效果不如带状线传输线）。长处是所有频率的旌旗灯号均将沿设定的回流路径流动。对于在这类2层方案，低阻抗电源仅来自去耦电容，且仅于较低频率下有用，由于可用平面电容较少。对于在具备多个电源轨的PCB，2层方案更为坚苦，特别当这些电源共用统一PCB区域时。

4层板

可接管的叠层布局如图1所示。于这两种结构中，都可实现场约束，由于每一个旌旗灯号层（为每一层选择布线标的目的）均有专用地平面，无任何拦阻。6层及8层板有更多选择。

迄今为止，上述叠层布局均假定采用完备地/电源平面，这对于在纯数字设计而言是合理假定，由于回流电流都可经由过程法拉第定律确定。若设计包罗模仿电路，特别触及超敏感丈量（微伏或者皮安级）或者高精度要求时，则需思量更多因素。高速模仿或者射频设计触及差别考量，将于本系列第5部门中会商。

结语

电源体系布线及叠层选择不宜推延至结构末了阶段。于元件结构完成后当即处置惩罚电源体系，并按模块体系性地确定层数及叠层布局（从要求最高的电路组最先），可为整个设计奠基坚实基础。4层板险些老是适合的出发点，本文概述的叠层选项合用在年夜大都设计。对于在含周详模仿电路、多接地体系或者面对显著散热挑战的设计，本系列第5部门将会商分外的结构留意事项，以确保设计顺遂完成。

参考文献

Richard P. Feynman、Robert B. Leighton及Matthew Sands。费曼物理学课本，第二卷：新千年版：重要触及电磁学及物资。Basic Books，2011年。

Howard W. Johnson及Martin Graham，High-Speed Digital Design: A Handbook of Black Magic，PTR Prentice Hall，1993年4月。

Ralph Morrison。Fast Circuit Boards: Energy Management，John Wiley Sons Publications，2018年1月。

作者简介

James Niemann在2020年3月插手ADI公司，今朝担当现场运用工程师，于美国俄亥俄州克里夫兰事情。James拥有跨越35年的富厚事情经验，曾经从事测试与丈量装备设计事情，今朝担当ADI现场运用工程师。他持有15项专利。

结论

经由过程按模块体系性地评估电路需求，并从要求最高的电路组出发确定叠层配置，设计师可以或许成立起低阻抗、低滋扰的电源分配收集。对于在绝年夜大都设计而言，以4层板作为出发点并联合文中保举的叠层选项，可以或许于成本与机能之间取患上最好均衡。针对于包罗周详模仿电路或者繁杂多接地体系的非凡设计，后续的第5部门将进一步切磋响应的结构留意事项，以确保整个PCB设计流程的严谨与顺遂完成。